(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(II)特許出顧公開番号 特開2001-15655

(P2001-15655A) (43)公開日 平成13年1月19日(2001, 1, 19)

(SI)IntCl.' 識別記号 F1 デーゼュート'(参考) H01L 23/34 H01L 23/34 D


審査請求 未請求 請求項の数42 OL 外国語出題 (全 32 頁)

(21)出願番号	特顧2000-189210(P2000-189210)	(71)出願人	591074389
			インターナショナル・レクチファイヤー・
(22)出版日	平成12年6月23日(2000.6.23)		コーポレーション
			INTERNATIONAL RECTI
(31)優先権主張番号	09/344704		FIER CORPORATION
(32) 優先日	平成11年6月25日(1999.6.25)		アメリカ合衆国90245カリフォルニア州
(33) 優先権主張国	米國 (US)		エル・セグンド、カンザス・ストリート
			233番
		(72)発明者	ヴァンサン ティエリー
			フランス 13100 エクサンプロヴァンス
			レ レ パルミェール トラヴァン ド
			ゥ ラ トース (番地なし)
		(74)代理人	100077481
			弁理士 谷 義一 (外2名)

(54) [発明の名称] パワーMOSFETダイと、小型域知MOSFETを備えた制御および保護回路ダイとを有する ハイブリッドバッケージ

(57)【要約】

【認題】 上パワーダイよりかさいが、パワーデバイス
の同等の熱感答を有する一体化した制御および温度達別
ダイを備えたパワー半導体デバイスを提供する。
【解決手段】 パワーMOSFETダイおよび高増保施
回路ダイが、共通のリードフレームバッド上に実装される
。 論理保護回路ダイは、パワーMOSFETを金むが、パワーMOSFETを接続されるMOSFETを金むが、パワーMOSFET
よりかさく、パワーMOSFETの電力の所定の割合で
電力を放散する。 論理保護回路ダイはまり、MOSFE
Tの近くに関棲していて、MOSFETの温度を決定する温度とンヴも含む。このダイは、リードフレームの温
度を決定するためにMOSFETから暮れて高速された
別の温度センザも含む。パワーMOSFETの温度は、
2つのセンザによって測定された温度と 2つのMOSF
ETによって数形された温度と 2つのMOSF
ETによって数形された温度と 2つのMOSF



【特許請求の範囲】

【請求項1】 主パッド領域および絶縁樹脂封入物を有 する導電性リードフレームを含むパッケージに収納され た半導体デバイスであって、

それぞれの電極を含む対向する表面を有し、第1の半導 体デバイスを含む第1の半導体ダイと、

少なくとも1つが、少なくとも1つの電極を含む対向する表面を有し、その一部に、 前記第1の半導体デバイス の熟的答に対応するような第2の半導体デバイスを含む 第2の半導体ゲイと、

前記第2の半導体デバイスに隣接した位置にある前記第 2の半導体ダイ上に配置された第1の熱センサと

前記第2の半導体デバイスから前記第1の熱センサより 離れた位置にある前記第2の半導体ダイ上に配置された 第2の熱センサとを備え

前記第143よび第2の半導体メイのそれぞれの前記対向 する表面の1つが前記主バッド前域の預能に配置され、 かつ前記主バッド前域と幾何に接触し、軍ルから横方向 に間隔が設けられ、前記第1の半導体ダイの少なくとも 前記1つの対向する表面が前記主バッド領域と電気的に 接触1。

前記第1および第2の半導体デバイスが並列に接続され るように、前記第1および第2の半導体ダイの前記対向 する表面の反対側の表面が互いに電気的に接続されたこ とを特徴とする半導体デバイス。

【請求項2】 前記半導体ダイが、MOSゲート半導体 デバイスであることを特徴とする請求項1に記載の半導 体デバイス。

【請求項3】 前起第1の半等体ダイが、前起契向する 表面の前記反対側の1つに配置されたソース電陸および ゲート電機を有する第1のMOSFETであり、前記主 パッド領域と接触している前記第1の半導体ダイの表面 が、ドレイン電解であることを特徴とする請求項1に記 諸の半導体アゲイス。

【請求項4】 前記第2の半導体ゲイが、ソース電板、 ドレイン電板、およびゲート電極を有する第2のMOS ドレイン電板、およびゲート電極を有する第2のMOS ドE丁であり、少なくとし前部ピースおよび部部ゲート 電極が確記対向する表面の前記反対側の表面に配置され ており、前記第2のMOSFETの前記ソース電極が、 前記第2のMOSFETの前記ゲート電極が、 前記第1 のMOSFETの前記ゲート電極が、 前記第1 のMOSFETの前記ゲート電極が、 前記第1 のMOSFETの前記ゲート電極が、 前記第1

【請求項5】 前記パッケージがT0220デバイスパッケージであることを特徴とする請求項1に記載の半導体デバイス。

【請求項6】 前記第1および第2の熱センサがそれぞれ、少なくとも1つのボリシリコンダイオードからなることを特徴とする請求項1に記載の半導体デバイス。 【請求項7】 前記第1および第2の熱センサがそれぞ

(収とり 6 前氷切った記載の干等体すバイス。 【請求項5】 前記パッケージがT0220デバイスパ れ、直列に接続されたそれぞれの複数のポリシリコンダ イオードからなることを特徴とする請求項1に記載の半 等体デバイス。

【請求項8】 前記第1の熱センサが、前記第2の半導体ダイ内に形成されたトレンチ内に処理されることを特徴とする請求項1に記載の半導体デバイス。

【請求項9】 前記第1の熱センサが、前記第2の半導体ダイの温度を感知することを特徴とする請求項1に記載の半導体デバイス。

【請求項10】 前記第2の熱センサが、前記主パッド 領域の温度を感知することを特徴とする請求項1に記載 の半導体デバイス。

【請求項11】 前記第2の半導体ダイが、入力端子を 含むことを特徴とする請求項1に記載の半導体デバイ

【請求項12】 前記第2の半導体ダイが、前記人力端 学に供給された入力信号に応じて、前記第1および第2 の半導体ダイをターンオンおよびターンオフするための ドライバ回路を含むことを特徴とする請求項11に記載 の半導体デバイス。

【請求項13】 前配第2の半導体ダイが、前記第1および第2の熱センサによってそれぞれ測定された第1お よび第2の温度の値から前記第1の半導体デバイスの温度を決定し、かつ、前記第1の半導体デバイスの温度の施から前記第1の半導体デバイスの温度に応じて前記ドライバ回路へ剔卸信号を供給するための前型回路をさらに含むことを特徴とする請求項12に記載の半等体デバイス。

【請求項14】 前記第2の半導体デバイスによって放 散される電力が、削記第1の半導体デバイスによって放 散される電力より小さいことを特徴とする請求項1に記 級の半導体デバイス。

【請求項15】 主バッド領域および互いから分離した 複数のピンを有する準単性リードフレームであって、前 記主バッド領域が前記複数のピンの少なくとも1つに電 気的に結合されるリードフレームと

それぞれに電極を含む対向する表面を有し、第1の半導 体デバイスを含む第1の半導体ダイと、

少なくとも1つが、少なくとも1つの電極を含む契向する表面を有し、前記第1の半導体デバイスの無比容にむ しるような第2の半導体デバイスを含む第2の半導体ゲイであって、第1の熱センサが、少なくとも前記第2の 半導体デバイスに隣接して第2の半導体ゲイトに配置され、第2の熱センサが、前記第2の半導体ゲイイスから 結れて前記第2の半導体ゲイ上に配置され、

前記第15よび第2の半導体ダイのそれぞれの前記対向 する表面の1つが前記主バッド前域の預路に配置し、前 記主バッド前域と無時に決峻しており、近いに視方向に 間隔が設けられており、前記第1の半導体ダイの少なく とも前記対向する表面の1つが前記主バッド領域と電気 的に接触し、 前記第1 および第2のダイの前記対向する表面の反対側 の表面が、前記第1 および第2の半導体デバイスが並列 に接続されるように、前記ピンのそれぞれに、かつ、互 いに電気的に接続され、さらに、

前記リードフレームおよび前記第1および第2の半導体 ダイおよび前記ポンディングワイヤを封入するための、 モールドされたハウジングとを備え

前記ピンが前記モールドされたハウジングの外部境界を 越えて延長し、外部接続に利用できることを特徴とする 半導体デバイス。

【請求項16】 前記半導体ダイがそれぞれのMOSゲート半導体デバイスを少なくとも含むことを特徴とする 請求項15に記載の半導体デバイス。

【請求項17】 両記第1のMOSゲート半療条デバイ が、前記対向する表面の前記及対側の表面において配 置されたソース能極およびゲート電極を有する第1のM のSFETであり、両記セパッド前域と接触する前記第 の半導体ダイの表面が、前記セイン電極であり、前 記第1のMOSFETの構造ソース電板が確定とつのそ れぞれた接続されることを特徴とする請求項15に記載 の半導体がイス。

【請求項18】 前記第2のMOSゲート半導体デバイスが、ソース電板、ドレイン電板、および、ゲート電極を有する第22MOSFETを含み、少なくとも前記ソースおよじ前記ゲート電極が前記対向する表面の前記反対側の表面中に配置され、前記第20MOSFETの前記ソース電板が前記第10MOSFETの前記ソース電板が前記第10MOSFETの前記ゲート電極に接続されることを特徴とする請求項17に記載の半導体デバイれることを特徴とする請求項17に記載の半導体デバイ

【請求項19】 前記複数のピンが、前記主バッド領域 の縁と一体化され、それから延長する少なくとも1つの 第1のピン、および前記主バッド領域から分離された少 なくとも2つの第2のピンを含むことを特徴とする請求 項15に記述の半導体デバイス。

【請求項20】 前記第2のピンが、前記第1のピンを 含む前記主パッド領域の前記縁に沿って配置されること を特徴とする請求項19に記載の半遅休デバイス。

【請求項21】 前記モールドされたハウジングがTO 220 デバイスパッケージを含むことを特徴とする請求 項20 に記載の半導体デバイス。

【請求項22】 前記第2のピンの少なくとも1つが前 記第1の半導体ダイに電気的に接続され、前記第2のピ ンの別の1つが前記第2の半導体ダイに電気的に接続さ れることを特徴とする請求項19に記載の半導体デバイ ス.

【請求項23】 前記第2の半導体ダイが前記ピンのそれぞれに電気的に接続される人力端子を含むことを特徴とする請求項19に記載の半導体デバイス。

【請求項24】 前記第20半導体ダイが、前記入力端 子に供給される入力信号に応じて、前記第1および第2 の半導体ダイをターンオンおよびターンオフするための ドライバ回路を含むことを特徴とする請求項23に記載 の半導体デバイス。

【請求項26】 少なくとも1つが、少なくとも1つの 電極を含む対向する表面を有する半導体ダイに形成され た集積回路デバイスであって

MOSゲート半導体デバイスと、

前記MOSゲート半導体デバイスの温度を感知するため の、前記MOSゲート半導体デバイスに隣接して前記半 導体ダイ上に配置された第1の熱センサと、

前記半導体ダイが実装された基板の温度を感知するため の、前記MOSゲート半導体デバイスから離れた前記半 等体ダイ上に配置された第2の熱センサを含むことを特 数とする単種回路デバイス。

【請求項27】 前記MOSゲート半導体デバイスが、 ソース電紙、ドレイン電景、およびゲート電極を有する MOSFETのたちあり、歳記MのFETの少なくとも前 記ソース電極および前記ゲート電極が前記半導体ゲイの 前記中の大変調の1つに形成されることを特徴とする 請求項26に記載の集積服券デバイス。

【請求項28】 前記第1および第2の熱センサがそれ ぞれ、少なくとも1つのポリシリコンダイオードからな ることを特徴とする請求項26に記載の集積回路デバイ ス.

【請求項29】 第1および第2の熱センサがそれぞれ、直列に接続されたそれぞれの複数のポリシリコンダ オードからなることを特徴とする請求項26に記載の 集積回路デバイス。

【請求項30】 前記第1の熱センサが、前記MOSゲート半導体デバイス内に形成されたトレンチ内に配置されることを特徴とする請求項26に記載の集積回路デバイス.

【請求項31】 前記半導体ダイの前記1つの表面が入 力端子を含むことを特徴とする請求項26に記載の集積 回路デバイス。

【請求項32】 前記半導体ダイが、前記入力端子に供 給される入力信号に応じて、少なくとも前記MOSゲー ト半導体デバイスをタンオンおよびターンオフするため のドライバ回路を含むことを特徴とする請求項31に記 載の集積回路デバイス。

【請求項33】 前記第1および第2の熱センサによっ

て、それぞれ選尾された第1 および第2 の温度の値か も、離れて配置された第2 のMO Sゲート半導体デバイ スの温度を決定し、かつ、前記さらなる MO Sゲート半 等体デバイスの決定された温度に応じて輸記ドライバ回 部に割削信号を供給するための治理回路をさらに含み 前記MO Sゲートデバイスおよび前記離れて配置された 第2のMO Sゲート半導体デバイスが、熱反誘性のある 大道の本板に失談されることを特徴とする請求項3 2に 記載の集積回路デバイス。

共通の基板に実装されることを特徴とする請求項3.2に 【請求項34】 主パッド領域を有する導電性リードフ レームからなるデバイスパッケージ内に配置された第1 の半導体デバイスの温度を決定する方法であって、 第1の半導体ダイの対向する表面の1つが、前記主バッ ド領域の頂部に配置され、前記主バッド領域と電気的お よび独的に接触するように、それぞれの電極を含む前部 対向する表面を有する前記第1の半導体ダイを前記主バ ッド領域に配置するステップであって、前記第1の半導 休ダイが前記第1の半導体デバイスを含むステップと、 第2の半導体ダイの対向する表面の1つが、前記主バッ ド領域の頂部に配置され、前記主パッド領域と熱的に接 触し、前記第1の半導体ダイから間隔が空くように、少 なくとも1つが少なくとも1つの電極を含む前記対向す る表面を有する前記第2の半導体ダイを、前記主パッド 領域に配置するステップであって、前記第2の半導体ダ イが、前記第1の半導体デバイスの熱応答に応じるよう。 な第2の半導体デバイスを含み、第1の熱センサが、少 なくとも前記第2の半導体デバイスに隣接して前記第2 のダイ上に配置され、第2の熱センサが前記第2のMO Sゲート半導体デバイスから離れて前記第2のダイ上に 配置されるステップと、

節記第1および第2の半導体デバイスが並列に接続され るように、前記第1および第2のダイの前記対向する表 面の反対側の表面を互いに電気的に接続するステップ

前記第1の熱センサを使用して、前記第2のMOSゲー ト半導体デバイスの温度を表す第1の温度の値を決定す るステップと、

前記第2の熱センサを使用して、前記主パッド領域の温度を表す第2の温度の値を決定するステップと、

前記第1および第2の温度の値から、前記第1のMOS ゲート半導体デバイスの温度を決定するステップを含む ことを特徴とする方法。

【請求項35】 前記半導体デバイスがMOSゲート半 導体デバイスであることを特徴とする請求項34に記載 の方法。

【請求項36】 前認第1のMOSゲート半導体デバイ スが、前認均向する表面の前高反対側の表面に配置され たソース電格およびゲート電極を有する第1のMOSド ETであり、前記主バッド領域と接触する前記第1のダ イの表面が前記ドレイン電波であることを特徴とする額 求項34に記載の方法。

【請求項37】 前龍第2のMOSゲート平環体デバイスが、ソース電機・光レイン電機・およびゲート電極を 青する第2のMOSFETであり、少なくとも前記ソー スおよび前記ゲート電極が前記対向する表面の前記反対 側の表面に配置され、前記第2のMOSFETの前記ソー ス電板が確定第1のMOSFETの前記サート電棒が 接続され、前記第2のMOSFETの前記サート電棒が 前記第1のMOSFETの前記サート電棒が 前記第1のMOSFETの前記ゲート電棒に接続される ことを材機とする請求項36に記載の方法。

【請求項38】 第1および第2の熱センサがそれぞれ、直別に接続されたそれぞれの複数のボリシリコンダイオードからなる含むことを特徴とする請求項34に記載の方法。

【請求項39】 前記第15はび第2の温度の僅がそれ ぞれ、直別に接続されたそれぞれの前記機のグライス・ ドによって決定されるそれを大の前の加算によって、決 定されることを特徴とする請求項38に記載の方法。 【請求項40】 前記第2のMGSゲート半等株デバイ スによって放散される電力が、前記第1のMOSゲート 半等体デバイスによって放散される電力が、リハミいこと

【語求項41】 前記第2のMOSゲート半導体デバイ スによって放散される電力が、前記第1のMOSゲート 半導体デバイスによって放散される電力の約2分の1で あることを特徴とする請求項34に対象の方法。

を特徴とする請求項34に記載の方法。

【請求項42】 前記第1のMOSゲート半導体デバイスの前記退防が、前記第2のMOSゲートデバイスによって放散される電力と前記第1のMOSゲートデバイスによって放散される電力との比によって、さらに決定されることを特徴とする請求項34に記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】木発明は、半導体デバイスに 関し、より詳細には、一体化した温度感知および制御ダ イが、MOSゲートワー半導体デバイスとして同じハ ウジングに実装された半導体デバイスに関する。 10002】

【従来の技術】MOSゲートを備えた制御半導体デバイスの温度の決定は、安定児島の条件下と同様に、治液状態の条件下と同様に、治液状態の条件下でも、デバイスの動作信頼性の高いレベルを達成することが非常に望ましい。例えば、デバイスは、所定のダイ温度でシャットダウンしてもよい。また、過剰電流保護はダイの温度と時間に応じて達成することも

【0003】パワーデバイスの直接的空温度測定を可能 にするために、制御および保護回路をパワーデバイスと 同じモノリシックゲイに一体化されてもよいが、このよ うなモノリシックデバイスは複雑であり、ディスクリー トの単純なパワーデバイスの製造プロセスを招覧にす Z.

【0004】さらに、パワーデバイスと一体化できる制 御機能の選択において、柔軟性を小さくする。

[0005]

【発明が解決しようとする課題】したがって、独立した
ソワー半導体デバイスを、制御はよび保護機能を含む分 能したダイと同位する (co-package) ことが望ましい。 しかし、パワーデバイスから、補卵および保護機能を分階 することにより、温度塩加明路は、パワーデバイスから あ距離だけ離れて実装されるか、または、比較的大き な無抵抗を有する共通の进板上にパワーデバイスとも に実装される。この分離または、社較的大き な無抵抗を有する共通の进板上にパワーデバイスとも に実装される。この分離または最軽低により、温度処期 回路がパワーデバイス接続部分の温度を即率に決定する ことが阻止される。さらに、この分離および発照がよし、 、過渡条件下での温度の洗水が繋げられる。 、過渡条件下での温度の洗水が繋げられる。

【0006】したがって、制御ダイの温度感知素子がパ ワーデバイスの温度を正確かつ動的に決定する能力を有 することが望ましい。

[0007]

【認題を解決するための手段】木売明は、キパワーダイ より小さいが、パワーデバイスの熱応答と同等または類 戯の熱応答を有する小さなパワー学々に一体化した制御 および温度感加(または海狸) ダイとともに同位される パワー半等体デバイスを提供する。この小さい方のパワー デバイスは、主パワーデバイスの加熱に比例した量だ け論理素子を加熱する。この小さい方のデバイスの温 & たらびにすおよび小さい方のデバイスの温 基板の温度を測定するために、温度セン明はこの小さい 方のダイに含まれ、この小さい方のダイの論型回路に信 今を供給する

【0008】本発明を実施するにあたり、半導体デバイ スは、主パッド領域を有し、互いに分離されたピンを有 する導電性リードフレームからなる共通のデバイスパッ ケージに同包してもよい。この主バッド領域は、ビンの 少なくとも1つと電気的に結合される。 モールドされた ハウジングは、リードフレームを封入し、ピンはモール ドされたハウジングの外部境界を越えて延長し、外部接 続に利用できる。それぞれの電極を含む対向する表面を 有する第1および第2の半導体ダイは、主バッド上に実 装される。第1の半導体ダイは、標準ディスクリートバ ワーMOSFETまたは他のMOSゲートパワーデバイ スなどの第1の半導体デバイスからなる。第2の半導体 ダイは、内部に一体化した温度センサおよび論理回路を 有し、第1のデバイスより大幅に小さいパワーMOSF ET (MOS需要効果トランジスタ)または他のMOS ゲートパワーデバイスであってもよい第2の半導体デバ イスを含む。第1の類センサは 第2の半遊休デバイス に隣接した第2のダイトに配置されており。第2の勢セ ンサは、第2の半導体デバイスから離れた第2のダイ上 に配置されている。第1および第2の半導体ダイのそれ

ぞれの対向する表面の1つは、主バッド領域の頂部に配置されており、主バッド領域と熱的に接触する。少なくとも第1のダイはまた、主バッド領域と忠気的に接触する。第18 まび第2のダイは、万いから権方向に開始が設けられている。第18 まび第2のダイの対向する表面は、両半導体デバイスが並列に接続されるように、互いに電気的に接続されるとともに、それぞれのピンに電気的に接続されるとともに、それぞれのピンに電気的に接続される。

【0009】この実験形態によれば、小さい方のMOSFETは、温度感知MOSFETをして機能し、主バワーMOSFETに並列に接続もれる。第1の海性とサは、感知MOSFET内虫たはその近い別辺のどちらに配置される。第2の温度とサけは、リードフレームの温度が領定できるように、温度感知MOSFETによって放送される電力とパフーMOSFETによって放送される電力とパフーMOSFETによって放送される電力とパフーMOSFETによって放送される電力とパフーMOSFETの温度がある。200年および割度が出た電力のよりに対した。200年および割度が表現される電力とパフーMOSFETの温度がある。パワーMOSFETの温度が多によって放散される電力が、プローMOSFETの温度がある。パワーMOSFETの温度が多に表現された場合した。パワーMOSFETの温度が多に表現を発展しませない。

【0010】 温度センサは、測定値の決定を単純化する ために、直列に接続されたポリシリコンダイオードなど の複数の同一のセンサ業子から構成されてもよい。

【0011】本発明の別の趣様によれば、パッケージの 第1の半導体デバイスの温度は、第1および第2の無セ ンサによって測定された温度の値から決定される。

【0012】新規な発明は、標準的なディスクリートバ ワーMOSFETダイとともに同包される、新しい「熱 ミラー」回路の形態である。

【0013】 したがって、10枚のマスクのプロセスで 作れる論理タイは、米財特許第5.795、795、793号明 期割に示念もる形式のものであってもよい4枚のマスク のディスクリートダイを制御する。解決されたこの問題 は、論理タイおよびディスクリートドETが、異なった RSOのドン師任 何及ば、論サイについては200mW mm²、ディスクリートFETについては100mWm m²)、ディスクリートFETについては100mWm m²)、ディスクリート 「ET」の関連を 以下の形態のをFE T温度(T_{PET})に関した出力信号 を発生することである。

[0014]

T_{FET} - (K+O・2) (T_{SERSE} - T_{TAB}) - T_{TAB} ここで、K = 技術係数 (2つの異なった技術のRo_{SSER}× 面積の比)。加算された係数のO・2は、論理ダイの機 方向の温度差について調整する。この例において、与え られたKは2.0である。

 T_{SERSE} = 論理ダイの小さなMOSFETによって発生された温度であり、論理ダイの温度を発生する。 $T_{TAB} = 2 つのダイの共通の支持部の温度。$

【0015】ひとたびT_{EET}が150EC(または、所 定の他のいくつかの温度)に速すると、FETはターン オフされる。

【0016】本発明の他の特徴および利点は、添付の図 面を参照した本発明の以下の記述を読むと明らかにな

[0017]

【発明の実施の形態】木売明は、新規な半端体デバイス、および、さらに小さい温度窓知MOSFETを含む 制御および保護側路ダイとともに、パワーMOSFET ダイが内部に同色されるハイブリッドデバイスパッケージを提供する。他のいかなるデバイスパッケージも使用 で基金が、このデバイスパッケージは、一般に、TO2 20デバイスパッケージでよ、一般に、TO2

【0018】まず、図1を参照すると、従来の表面実金された下0220パッケージ10の概略例次側面図が示される。MOSゲートパワー半導体デバイスをどの半導体ダイ18の底部表面は、パッケージの金属リードフレームパッド14に、はんだ付け、接着、または、他の方法で付着される。このパッド14は、デバイス18との熱的接触を手え、また、デバイスに電気的な接続を与えてもよい。

【0019】デバイス18の上部電子、例えば、ソース 電樹は、1つまたは複数のリードフレー&第千1247 イヤボンド16によって接続される。ゲート端子(図1 には示さない)などの別のリードフレー&第千は、別の ワイヤボンド(図示されない)によって接続される。デ バイス183よびリード端子12の一部およびパッド1 4は、一般には樹脂で形成されるパッケージ本体に対入 される。

【0020】図2および図3は、リードフレームの共通 ボンディングバッド領域に内部搭載されたパワーMOS FETダイと、論理および保護回路ダイを示す。

【0021】 次に、この図2および図3を参照すると、 総縁ハウジング10内にリードフレームバッド14を有 するリードフレームが機能のに示される。このバッド1 4は、一体型の出力ドレインリード20、ソースリード 12、および、人力制御リード21を有し、これらの全 では、3ビン形状での接換のためにアクセスできるよう に、総縁ハウジング10を貫通している。パワーMOS FETダイ25は、ハンダ付けなどでパッド14に固定 される。

【0022】MOSFETゲイ25は、末田精育第5 008,725号明期書に示されるゲイなどの標準的な 継形薄電ディスクリートバツーMOSFETゲイであ る。その底部ドレイン電極は、はんだ層26によってバ ッド14に対して、ハンダ付けされるか、または他の方 法で電気的けまじ燃剤に保険をおれる(図3)ダイ25 は、論理回路素子を備えたグイを製造するために必要な マスクステップの及と比べて、マスクの数が解域された プロセスで製造された他のいかなるタイプのMOSゲー トデバイスでもよい。一限に、ダイ25は、170ミル (0.432cm)の幅および185ミル(0.47cm)の炭を有し、10ミリオームの販売は上び約50ボルトのブロッキング電圧を有する250ミクロンの厚さとすることができる。ダイ25はまた、預部のソース電板27まよびゲート電板28を有する。

【0023】過去、熱感知論則回路は、温度測定を目的 として、ダイ25に一体化されてきた。しかし、これ は、主パワーダイ25の製造を実質的に複雑にし、多く の付加的な製造ステップが必要となり、かつその費用も 増加させる。

【0024】本発明の1つの態様によれば、はるかに小 さい予備のMOSFETすなわち論理ダイ30 (FET または論理MOSFETと呼ばれることもある)は、主 FET25と並列に接続され、主MOSFET25の温 度を測定し、それに応じた主MOSFET25の制御を 行うために必要な一体化した温度監視回路および他の制 御回路を含む。論理ダイ30は、主ダイ25より(半分 以下の) はるかに小さい面積を有する。これは、漆霊性 エポキシセメントなどによって導電性パッド14に接着 される底部ドレイン電板、および、キソース電板31を 含む。グイ30は、35ミル(0,09cm)×100 ミル(0.254cm)の面積および約400ミクロン の厚さを有することができる。ダイ30のパワー部は 主ダイ25の形状と同じ形状を採用してもよい。しか し、論理ダイは、図4、図5および図6によって以下に 述べられるように、内部に一体化した論理領域33を有 する。

【0025】MOSFET25のソース27は、金製ケルビンポンディングワイヤイのによって、FET30上 の論理ダイのソース31に接続され、ダイ30のゲート 電極41は、金製ポンディングワイヤイ2によって、M OSFET25のゲート28に接続される。

【0026】アルミニウム製ポンディングワイヤ43 は、ソース27をソースリード12に接続し、入力リー ド21は、ボンディングワイヤ44によってダイ25内 の集積回路33への入力小接続される。

【0027】したがって、主MOSFET25および鈴 型MOSFET30は並列に接続されること、および、 MOSFET25のゲート28は集積回路33の出力に 応答して制御されることがわかる。

【〇〇28】したがって、本発則の第1の特徴によれ は、温度額度プロセスは、目標温度が測定された時に主 MOSFET25をターンオフできることができるよう に、並列接続された主MOSFET25に概ね上例して 加熱する小さい方の論理MOSFET30において遂行 することがでる。

[0029]

【数11

Ruson×ダイ30の面積

R_{DSON}×ダイ25の面積

論理MOSFFT30は、MOSFETを作えために使用されるプロセスの一部に依存して、主簿MOSFETとうの温度の約8 の%までしか加熱しないことがわかっている。したがって、いかなるMOSFETについても、Rsgan×ダイ前様の様の大きさは、その製造プロセスに依存する、MOSFET7425を作るために使用されるプロセス(例えば、米国特許第5、795、793号明報書に述べられたプロセス)についてのRsganメルジを登し、100mWmm²である一方、論例MOSFET30を作るために使用されるプロセス(S1Vプロセス)についてのそれは、200mWmm²であってあっている。

【0030】本売明かさらなる特徴によれば、1C33 の危寒におけるゲイ30上の潮流温度(以下、温度で 5885)は、頻製バッド14における温度(以下、 T_{Ta3})が、以下の関係によって主MOSFET25の 項部の温度(以下、T_{FST})に関連するように調整され

【0031】T_{FST}.2.2(T_{SERSE}ーT_{TAB})+T_{TAB}
「2.2」は、上ダイに比べて80%という測定された。
理ダイでの減少を剥撃するために、上記に参かれた比
2から増加された技術係数である。この落は、2つのダイの横方向の減少隔における差によると考えられる。
【0032】日々は、点線のブロック39円にづされる
MOSFET30の集積回路33を備えた、2つのMO
SFET725および30の回路図である。上ワワーMO
SFET725は、図と「ボッ外部端子12ま近で
0と、ゲート電極28を有する。MOSFET30のドレイン電極50は、因3のパッド14を通じて、MOS
FET25のドレイン20に接続され、漁州のSFE
T30のソース31は、MOSFET25のソース12
に接続される。ゲート電積28およが416、同様に共
に接続される。ゲート電積28および416、同様に共

10033 期間第子21への入力信号は、ドライバ52の1つの第子へ接続され、ツェナーゲイオード51によって保護される。ドライバ52の出力は、ゲート端子41に、および、デバイスとか54の主体未を備えた電波ミラー回路内にある電流感知セル53のゲートに接続される。次いで、出力ツェロッチが電流は影響60と結合なれ、電流性影路60は集積論理回路61に、脚定された電流が列定のある値を超えた場合、「off」の信号をドライバ52に送り、たがって、MOSFRT25および30をシャットオフすることになる。

【0034】「温度ミラー」の形態で動作する温度セン サ国路は、2つの温度発生源、すなわち、バッド14の 温度であるT_{I80}70、および、MOSFETダイ30 の預器の温度であるT_{SEMSE} 71を有する。この温度 は、図6に深ウボリシリコングイオードなどによって測 定することができる。これらの2つの温度信号は、前述 された以下の関係から、T_{FET} (MOS FET 25の) の計算を行う集積回路73州に印加される。

【0035】T_{FET}. 2. 2 (T_{SENSE}—T_{TAB}) +T_{TAB} 次いて、この測定された相は、与えられたトリガー温 皮、例えば、150ECと比較され、その状態の論理回 額61へ出力を発生し、したがって、MOSFET25 および30をともにターンオフする。

【0036】 図5は、回路73から温度短掛信号を発生するための温度セン中回路を示す。したがって、図5では、ダイオード82および84は、パッド14上に、MOSFET30から離れて、または、遠くに配置されたポリシリコンダイオードである。これらのダイオードは、電流源83と面列に接続される。それらの順電圧降では、電流源83と面列に接続される。それらの順電圧降では、空流源83と面列に接続される。それらの順電圧降では、空流源83と面列に接続される。それらの順電圧降では、全方の原電圧に関係する。

【0037】ダイオード86、88、および90は、同様に、MOSFET30の前後41の表面可能のポリシリコンダイオードであり、領域41からは絶縁されており(网6)、電流線85と近別に接続される。各ストリングの出力は、オペアンア92の出力は、オペアンア92の出力は、遺皮差(Tssus: Trap)に関係する。次いで、これは、Tratの計算を完了するために、回路73でさらた処理される。

【0038】以上、木浄明の特定の実施形態に関して述べたが、当業者には他の多くの変更および他の用途も明らかであらう。したがって、木発明が本明組書の特定の開示によってではなく、特許請求の範囲によってのみ限定されることが質ましい。

【図面の簡単な説明】

【図1】本発明の主および論理ダイを実装することができる従来のT0220デバイスバッケージの機略断面図である。

【図2】本が明の一実施形態に従った、固定されたパワーMOSFETダイおよび論理ダイを有し、図1のパッケージに収容できるリードフレームの観略切欠上間図である。

【図3】図2のリードフレームおよび2つの半導体ダイ の断面図である。

【図4】図2および図3のダイに含まれる回路を示す概略図である。

【図5】図2の論理ダイの温度センサのためのポリシリコンダイオードの実装を示す回路図である。

【図6】論理ダイのMOSFET内にある図5の温度感知ボリシリコンダイオードの典型的な配置を示す斜視図である。

【符号の説明】

10 パッケージ

12 リード端子


(8) 開2001-15655 (P2001-156JL

- 14 リードフレームバッド
- 16 ワイヤボンド
- 18 半導体ダイ
- 20 出力ドレインリード
- 21 入力制御リード
- 25 パワーMOSFETダイ
- 26 はんだ層
- 27 ソース電極
- 28 ゲート電極
- 30 論理ダイ
- 31 ソース
- 33、73 集積回路
- 40、42 金製ボンディングワイヤ
- 4.1 ゲート電極


43 アルミニウム製ボンディングワイヤ

- 44 ボンディングワイヤ
- 50 ドレイン電極
- 51 ツェナーダイオード 52 ドライバ
- 53 電流感知セル
- 54 デバイスセル
- 60 電流比較器
 - 6.1 集積論理回路
- 71 TSERSE
- 82、84、86、88、90 ダイオード
- 83、85 電流源
- 92 オペアンプ


[図1]




【図2】




[図3]





【図5】



[図4]

